ID Artikel: 000075687 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 24/02/2021

Galat(15360): Blok DSP WYSIWYG primitif "u0|a10_native_fixed_point_dsp_0|twentynm_mac_component" memiliki port ACLR[0] yang tidak terhubung -- port harus terhubung karena register yang sesuai digunakan

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Native Fixed Point DSP Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 20.3 dan yang lebih baru, Anda mungkin melihat kesalahan ini saat menggunakan IP DSP Intel® Arria® 10 Titik Tetap Asli. Kesalahan terjadi karena pengguna mengaktifkan register untuk "az" dan "bz" tetapi tidak menggunakan port "az" dan "bz".

    Resolusi

    Untuk menghindari kesalahan ini, nonaktifkan register untuk "az" dan "bz" di Konfigurasi Data "z" jika Anda tidak menggunakan port " az" dan "bz ".

    Kesalahan ini direncanakan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.