Karena masalah dengan Intel® FPGA P-Tile Avalon Streaming IP untuk Contoh Desain PCI Express*, antarmuka konfigurasi ulang salah diekspor ke pin/port tingkat atas?
Hal ini dapat menyebabkan ketidakstabilan desain tergantung pada sinyal yang terhubung ke pin ini pada PCB yang sebenarnya.
Sinyal berikut salah diekspor ke tingkat atas.
dummy_user_avmm_rst_reset
p0_config_tl_dl_timer_update
xcvr_reconfig_read
xcvr_reconfig_readdatavalid
xcvr_reconfig_waitrequest
xcvr_reconfig_write
p0_config_tl_tl_cfg_add
p0_config_tl_tl_cfg_ctl
p0_config_tl_tl_cfg_func
p0_tx_cred_tx_cdts_type
p0_tx_cred_tx_data_cdts_consumed
xcvr_reconfig_address
xcvr_reconfig_writedata
xcvr_reconfig_readdata
Untuk mengatasi masalah ini, modifikasi RTL tingkat atas untuk menghentikan sinyal ini diekspor, atau gunakan penugasan pin virtual untuk mencapai hal yang sama.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.3.