ID Artikel: 000075716 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/09/2018

Mengapa nilai cap waktu dari Intel® Stratix® 10 Hard IP untuk PCI Express* IP Link Inspector terlalu dinilai berlebihan?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Avalon-MM Intel® Stratix® 10 Hard IP untuk PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah pada Intel® Stratix® 10 Hard IP untuk PCI Express* Link Inspector, Anda dapat mengamati bahwa nilai penanda waktu lebih besar dari waktu sebenarnya.

    Misalnya, ketika menggunakan Intel® Stratix® 10 Hard IP untuk coreclkout PCI Express* pada 125 MHz, nilai cap waktu akan menunjukkan sekitar 20% lebih dari perkiraan nilai (12 ms dibandingkan dengan 10 ms sebenarnya).

    Hal ini disebabkan oleh perbedaan antara coreclkout yang ditentukan pengguna pada 125MHz atau 250 MHz, dan clock 100 MHz yang selalu digunakan oleh Link Inspector.

    Resolusi

    Untuk mengatasi masalah ini, terapkan faktor perkalian pada nilai cap waktu seperti yang ditunjukkan di bawah ini.

    Saat menggunakan coreclkout 125 MHz, kalikan nilai cap waktu dengan faktor perkalian 0,8 (100 MHz /125 MHz).

    Saat menggunakan coreclkout 250 MHz, kalikan nilai penanda waktu dengan faktor perkalian 0,4 (100 MHz/250 MHz).

     

    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime Edisi Pro di masa mendatang.

     

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.