Galat di bawah ini terjadi ketika Anda menggunakan PCI Express® HardIP dan jika Anda telah menginstal Quartus® II hanya dengan serangkaian perangkat terbatas. Misalnya, hanya dukungan perangkat Cyclone® IV GX yang telah terinstal.
Untuk mengatasi galat ini, Anda cukup menginstal ulang Quartus II memastikan bahwa semua famli perangkat telah terinstal, kemudian meregenerasi PCI Express IP.
Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.
Galat: PLL "nama <variasi>_example_chaining_pipen1b:core| Nama <variasi>_plus:ep_plus| nama <variasi>:epmap|<<seharga>_serdes:serdes| nama <variasi>_serdes_alt_c3gxb_aac8:nama <variasi>_serdes_alt_c3gxb_aac8_component|altpll:pll0|altpll_ld81:auto_generated|pll1" memiliki port CLK[0] yang terhubung tetapi parameter clk0_multiply_by dan/atau clk0_divide_by baik yang belum ditentukan atau diatur ke 0