ID Artikel: 000075833 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/09/2014

Sinyal ODT Tidak Berfungsi Dengan Benar untuk Antarmuka Memori Keras DDR2 dan DDR3 yang Menargetkan Perangkat Arria V atau Cyclone V

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk DDR2 dan DDR3.

    Untuk antarmuka DDR2 dan DDR3 yang menargetkan Arria V atau Cyclone V perangkat, sinyal ODT dari kontroler memori keras mungkin tidak beroperasi dengan benar.

    Resolusi

    Masalah ini tidak memiliki solusi.

    Masalah ini diperbaiki pada versi 13.0 dan yang lebih baru.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Cyclone® V FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.