ID Artikel: 000076010 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/06/2015

Untuk beberapa desain perangkat MAX 10, Fitter menyebabkan keluar tidak normal selama tahap Fitter ketika listen_to_nsleep_signal diatur

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Dalam perangkat lunak Quartus II versi 15.0, masalah pemeriksaan legalitas pada Fitter menyebabkan keluarnya abnormal selama tahap Fitter ketika listen_to_nsleep_signal parameter secara eksplisit diatur ke true tetapi port nsleep tidak terhubung. Masalah ini berlaku untuk desain yang menargetkan perangkat MAX 10 ZB16/25/50 saja. Perangkat lunak Quartus II harus menghasilkan kesalahan pengguna, tetapi menyebabkan keluar tidak normal sebagai gantinya.

    Anda mungkin mengalami keluaran abnormal jika menggunakan atom buffer input, atau I/O (GPIO) serbaguna Altera Lite untuk membangun IP Anda.

    Resolusi

    Tidak ada solusi. Masalah ini akan diperbaiki dalam rilis perangkat lunak di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.