ID Artikel: 000076029 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 20/03/2014

Galat (11802): Tidak dapat menyesuaikan desain di perangkat.

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin mengalami galat yang lebih bugar berikut saat mengkompirasi desain kontroler memori keras DDR3 16-bit di perangkat Cyclone® V A5 dengan perangkat lunak Quartus II versi 13.1:

    Galat (11802): Tidak dapat menyesuaikan desain di perangkat

    Info (169186): Kelompok pin berikut memiliki kontrol pemberhentian dinamis pada chip yang sama

    Info (169185): Pin berikut memiliki kontrol pemberhentian dinamis pada chip yang sama: |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
    Info (169066): Jenis pin dua arah mem_dq menggunakan standar I/O Kelas SSTL-15

    Resolusi

    Hubungi Altera mySupport jika Anda memerlukan patch untuk perangkat lunak Quartus II versi 13.1.

    Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus® II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 6 produk

    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.