Semua kipas pin DQS harus berupa clock yang memberi makan register input I/O atau register input DDIO. Sinyal DQS tidak dapat dipantau karena memantau sinyal mengharuskan kipas sinyal keluar ke elemen logika (LE). Ini didokumentasikan dalam Solusi berikut: Dapatkah saya menggunakan penganalisis logika tertanam SignalTap II untuk memantau sinyal DQS dalam blok laju data ganda (DDR) saya?
Ini telah ditangani dalam perangkat lunak Quartus II versi 3.0 dengan menghapus sinyal DQS dari filter SignalTap II/SignalProbe.