Anda akan mendapatkan galat ini ketika mencoba menetapkan laju toggle 800MHz atau lebih besar dan penugasan LVDS I/O ke pin clock di perangkat Stratix® IV dengan densitas 820, 530, 360, dan 290.
Tabel 1-42 dalam Karakteristik DC dan Switching untuk Perangkat IV ( PDF) Stratix menyatakan bahwa untuk perangkat tingkat kecepatan -2/-2X, 800 MHz didukung untuk standar fHSCLK_in (frekuensi clock input) True Differential I/O. Hal ini tidak berlaku untuk perangkat densitas lebih tinggi yang tercantum di atas.