Dalam Quartus® II versi perangkat lunak v13.0SP1 dan sebelumnya Anda harus secara manual mengubah pustaka IP MAC Ethernet 40 dan 100-Gbps dan PHY IP Core untuk mengatur parameter FAST_SIMULATION jika Anda menghasilkan IP Core dalam VHDL.
Parameter ini mengurangi waktu bagi jalur untuk dijadikan meja kerja dalam simulasi.
Ikuti prosedur di bawah ini untuk menambahkan parameter FAST_SIMULATION ke libralies IP Anda.
1. Buka ./gen_100_sim/alt_e100_phy/alt_e100_phy_0001.vhd untuk 100G PHY atau ./gen_40_sim/alt_e40_phy/alt_e40_phy_0001.vhd untuk 40G PHY dengan editor teks
2. Tambahkan parameter ke dalam deklarasi komponen alt_e100_phy_pcs Atau alt_e40_phy_pcs. Berikut adalah contoh untuk PHY 100G.
komponen alt_e100_phy_pcs
generik (
DEVICE_FAMILY: string := "Stratix V";
VARIAN: integer := 3;
STATUS_CLK_KHZ: integer := 100000;
FAST_SIMULATION : integer := 1
);
3. Tambahkan parameter ke phy_pcsSebagai contoh. Berikut adalah contoh untuk PHY 100G.
phy_pcs: alt_e100_phy_pcs komponen
peta generik (
DEVICE_FAMILY => "Stratix V",
VARIAN => 3,
STATUS_CLK_KHZ => 100000,
FAST_SIMULATION => 1
)
Mulai dari Perangkat Lunak Quartus II versi v13.1, parameter ini tersedia di entitas tingkat atas IP, dan tidak diperlukan modifikasi manual pustaka.