Masalah Kritis
Karena masalah di Intel® Quartus® Prime Pro Edition Software versi 19.3 dan sebelumnya, simulasi VCS* dari testbench desain contoh dari Intel® Stratix® Ethernet 25G varian IP 10 FPGA dengan pilihan PTP, RSFEC, dan VHDL yang dipilih akan gagal di VCS dengan "Kesalahan resolusi referensi lintas modul."
Untuk mengatasi masalah ini, lakukan langkah-langkah berikut:
1.) Arahkan ke direktori "example_testbench/" desain contoh
2.) Buka file "basic_avl_tb_top.sv"
3.) Baris komentar keluaran 40:
defparam singleport1588_s10gxt_inst.s10_top.alt_e25s10_0.SIM_SHORT_AM = 1'b1;
4.) Kompilasi ulang simulasi