Karena masalah pada Perangkat Lunak Quartus® Prime Pro Edition versi 19.4, peringatan yang ditampilkan akan terlihat saat memilih 10/100/1000 Ethernet MAC dengan 1000BASE-X/SGMII PCS, dan LVDS I/O atau opsi 1000BASE-X/SGMII PCS dan LVDS I/O dipilih dalam inti IP Ethernet Agilex™ 7 FPGA Triple-Speed.
Peringatan: test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll: Sink reset terkait tidak dideklarasikan
Peringatan: test.eth_tse_0.iopll: Mampu menerapkan PLL - Frekuensi VCO aktual berbeda dari pengaturan yang diminta
Peringatan: test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk: iopll.refclk memerlukan 125000000Hz, tetapi sumber memiliki frekuensi 0Hz
Peringatan ini dapat diabaikan dengan aman karena fungsionalitas tidak terpengaruh saat menggunakan inti IP Ethernet Agilex™ 7 FPGA Triple-Speed.