ID Artikel: 000076335 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/10/2020

Mengapa sinyal suram dari Switch AXI* berubah saat menggunakan kontroler Intel® Stratix® 10 MX HBM2?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Antarmuka Memori Eksternal Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ini adalah perilaku yang diharapkan dari Switch AXI* saat mengaktifkan BL8 semu. Switch AXI* perlu menunggu transfer data tulis transaksi selesai sebelum menerima permintaan tulis berikutnya. Ini tidak akan memengaruhi efisiensi antarmuka AXI*.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 MX FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.