ID Artikel: 000076350 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/09/2020

Mengapa sinyal reset_status tidak merespons ketika sinyal npor ditentukan dalam Avalon®-ST Intel® Stratix® 10 Hard IP untuk PCI* Express?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan Avalon® -ST Intel® Stratix® 10 Hard IP untuk PCI Express IP di perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.2 dan sebelumnya, Anda mungkin menghadapi masalah di atas.

    Resolusi

    Masalah ini telah diperbaiki berawal dari Intel® Quartus® perangkat lunak Prime Edisi Pro versi 19.3.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.