ID Artikel: 000076352 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/05/2021

Mengapa Intel® FPGA IP FIR II menggunakan lebih sedikit Blok DSP daripada jumlah yang ditunjukkan di bagian estimasi sumber daya dari IP GUI?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Intel® Quartus® Prime Edisi Standard
    FIR II Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

String "Jumlah DSP" di bawah estimasi sumber daya di FIR II Intel® FPGA IP GUI tidak akurat. Itu harus menjadi "Jumlah pengali 18 x 18".

Hal ini menyebabkan Intel® Quartus® Prime Pro Edition Software Fitter melaporkan lebih sedikit Blok DSP yang digunakan daripada perkiraan.

Resolusi

Tidak diperlukan solusi.

Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.