Deskripsi
Anda mungkin melihat pesan galat ini saat menargetkan Intel® Stratix® perangkat 10 MX di Intel® Quartus® Prime Pro Software versi 18.0.1 dan Anda memiliki desain yang mencakup dua contoh Intel® FPGA IP eSRAM, dan kedua kasus berbagi sinyal clock referensi umum.
Setiap instans eSRAM Intel® FPGA IP memerlukan clock referensi khusus karena penempatan fisiknya pada perangkat.
Resolusi
Untuk mengatasi masalah ini, berikan jam referensi khusus untuk setiap contoh Intel® IP eSRAM dalam desain. Lihat Panduan Koneksi Pin Rangkaian Perangkat Intel® Stratix® 10 untuk informasi lebih lanjut tentang persyaratan pin eSRAM Intel® IP.
Pesan galat yang lebih bermakna dihasilkan dimulai dengan Intel® Quartus® Prime Software versi 22.3.