FPGAs Intel® Stratix®10 MX mengintegrasikan memori HBM2 DRAM 3D yang ditumpuk, termasuk kontroler memori keras HBM2. Oleh karena itu, memaksimalkan efisiensi kontroler memori HBM2 sangat penting.
Beberapa faktor dapat memengaruhi efisiensi pengontrol. Untuk efisiensi terbaik, Anda harus mempertimbangkan faktor-faktor ini dalam desain Anda:
• Frekuensi antarmuka pengguna vs frekuensi antarmuka HBM2 - Frekuensi logika pengguna dalam fabric FPGA memainkan peran penting dalam menentukan efisiensi memori HBM2.
• Pengaturan Pengontrol:
- Nonaktifkan Reorder Buffer pada Pengaturan Pengontrol untuk mencapai efisiensi yang lebih baik. (Namun, jika aplikasi mengharuskan data baca diberikan dalam urutan yang sama dengan permintaan baca, maka lebih baik mengaktifkan Reorder Buffer.)
- Panjang burst - Mode pseudo-BL8 membantu memastikan waktu akses memori yang lebih singkat antara transaksi BL4 berturut-turut, untuk meningkatkan efisiensi pengontrol.
• Pola Lalu Lintas - Pola lalu lintas berperan penting dalam menentukan efisiensi pengontrol.
- Alamat DRAM berurutan vs acak: Alamat berurutan memungkinkan pengontrol mengeluarkan permintaan penulisan berurutan ke halaman terbuka dan membantu mencapai efisiensi pengontrol tinggi. Alamat acak memerlukan perintah PRECHARGE/ACTIVATE konstan dan dapat mengurangi efisiensi pengontrol.
- Atur Kebijakan Pengisian Otomatis Pengguna ke FORCED dan atur sinyal awuser/aruser pada antarmuka AXI ke HIGH untuk mengaktifkan Auto Precharge untuk transaksi acak. Untuk transaksi berurutan, atur Kebijakan Auto Precharge ke HINT.
- Transaksi Baca Saja atau Tulis Berurutan: Transaksi hanya baca atau tulis berurutan melihat efisiensi yang lebih tinggi karena menghindari waktu penyelesaian bus dua arah bus DRAM.
• ID Transaksi AXI - Penggunaan ID transaksi AXI yang berbeda membantu pengontrol HBM2 menjadwalkan transaksi untuk efisiensi tinggi. Penggunaan ID transaksi AXI yang sama mempertahankan perintah perintah dan dapat mengakibatkan efisiensi yang lebih rendah.