ID Artikel: 000076414 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/05/2021

Mengapa Intel® Stratix® 10 PCIe* Avalon® -MM Hard IP gagal merespons TPS baca memori masuk dengan bit pemesanan yang Santai diatur?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Avalon-MM Intel® Stratix® 10 Hard IP untuk PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena batasan Intel® Stratix® 10 PCIe* Avalon® -MM Bridge, TPS pembacaan memori masuk dengan set bit Pemesanan Santai akan dibatalkan dan tidak ada penyelesaian yang dikembalikan , yang dapat menyebabkan kegagalan sistem.

Resolusi

Untuk mengatasi masalah ini, batasi mitra tautan untuk hanya mengirim TPS baca Memori tanpa bit Pemesanan Santai diatur ke Intel® Stratix® 10 PCIe* Avalon® -MM Hard IP.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.