ID Artikel: 000076416 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 09/01/2020

Mengapa contoh testbench desain untuk saluran tunggal E-tile Hard IP untuk Ethernet Intel® Stratix® varian 10 FPGA IP 10GBASE-KR tidak lengkap baik dalam Ncsim® atau Xcellium®?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Intel® Quartus® Prime Pro versi 19.4, testbench desain contoh untuk E-Tile Hard IP untuk Ethernet Intel® Stratix® varian IP 10 FPGA dengan satu saluran 10GBASE-KR dipilih tidak akan selesai ketika menggunakan Ncsim® atau Xcellium®.

    Resolusi

    Untuk mengatasi masalah ini, tingkatkan jumlah saluran dalam varian 10GBASE-KR Anda menjadi lebih besar dari '1' saat menyimulasikan desain contoh dengan Ncsim atau Xcellium.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Pro versi 20.1.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    FPGA dan SoC FPGA Intel® Agilex™

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.