ID Artikel: 000076418 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 08/12/2020

Mengapa beberapa contoh desain IP gagal pada Kit Pengembangan SoC Transceiver Seri Intel Agilex® 7 FPGA?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • SerialLite
  • Ethernet
  • Intel® CPRI
  • Interlaken (Generasi ke-2) Intel® FPGA IP
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Intel® FPGA IP Core berikut menghasilkan desain contoh untuk Kit Pengembangan SoC Transceiver Seri Intel Agilex® 7 FPGA dengan pengaturan VID yang salah.

    1) Serial Lite IV Intel® FPGA IP

    2) Interlaken (Generasi ke-2) Intel® FPGA IP

    3) Intel® FPGA IP Ethernet Tiga Kecepatan

    4) Konfigurasi Ulang Dinamis E-Tile Intel® FPGA IP

    5) E-Tile Hard IP untuk Ethernet dan CPRI PHY Intel® FPGA IP

    6) JESD204B Intel® FPGA IP

    7) JESD204C Intel® FPGA IP

    8) Subsistem Ethernet Intel® FPGA IP

    Resolusi

    Pengaturan VID yang benar dapat ditemukan di bagian 6.1 Menambahkan pengaturan SmartVID di file QSF Intel® Quartus® Prime dari Panduan Pengguna Kit Pengembangan Transceiver-SoC Intel Agilex® Seri F.

    Perbarui contoh desain dengan pengaturan VID yang benar seperti yang ditunjukkan di bawah ini:

    set_global_assignment -name PWRMGT_BUS_SPEED_MODE "100 KHZ"
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE0_ADDRESS 42
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE1_ADDRESS 00
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE2_ADDRESS 00
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE3_ADDRESS 00
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE4_ADDRESS 00
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE5_ADDRESS 00
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE6_ADDRESS 00
    set_global_assignment -nama PWRMGT_SLAVE_DEVICE7_ADDRESS 00

    set_global_assignment -name USE_PWRMGT_SCL SDM_IO0
    set_global_assignment -name USE_PWRMGT_SDA SDM_IO12
    set_global_assignment -name USE_CONF_DONE SDM_IO16
    set_global_assignment -nama VID_OPERATION_MODE "PMBUS MASTER"

    set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "FORMAT LINEAR"
    set_global_assignment -nama PWRMGT_LINEAR_FORMAT_N "-13"
    set_global_assignment -nama PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLT

    Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri F

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.