Setelah konfigurasi perangkat FPGA, berikut adalah urutan kalibrasi untuk Intel® Stratix® 10 EMIF IP.
Untuk IP NON-HPS EMIF, urutannya adalah kalibrasi pengakhiran on-chip (OCT), kalibrasi I/O PLL, kemudian kalibrasi EMIF.
Untuk HPS EMIF IP, urutan kalibrasi OCT / PLL / EMIF dilakukan pada fase hp pertama dan kemudian FPGA lainnya dilakukan dalam mode FPGA pertama.
Kalibrasi I/O PLL untuk PLL non-EMIF juga dibagi antara sebelum entri mode pengguna dan setelah entri mode pengguna tergantung pada konfigurasi PLL itu sendiri. Jika PLL menggunakan mode kompensasi internal, PLL dikalibrasi sebelum entri mode pengguna. Jika menggunakan mode kompensasi inti, mode ini dikalibrasi setelah entri mode pengguna. Semua ini terjadi sebelum kalibrasi EMIF, yang dilakukan sepenuhnya dalam mode pengguna.