Masalah Kritis
Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.3, Anda mungkin melihat galat ini ketika Anda mengaktifkan opsi "Indikator kesalahan paritas Alamat Ekspor/Perintah" di Intel Agilex® 7 FPGA DDR4 EMIF IP.
Menghasilkan Intel Agilex® 7 FPGA DDR4 EMIF IP tanpa opsi "Indikator kesalahan paritas Alamat Ekspor/Perintah" dihidupkan.
Buka file IP ( .ip ) dengan editor teks dan aktifkan pengaturan "AC_PARITY_LATENCY" dengan nilai yang valid.
Ubah dari:
DDR4_AC_PARITY_LATENCY_DISABLE
Untuk:
DDR4_AC_PARITY_LATENCY_4
Nilai AC_PARITY_LATENCY yang valid adalah 4, 5, 6, dan 8.
Lihat lembar data vendor memori untuk detail lebih lanjut tentang nilai latensi paritas alamat/perintah yang akan diterapkan.
Kemudian, regenerasi IP dengan opsi "Indikator kesalahan paritas Alamat Ekspor/Perintah" dihidupkan.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 20.4.