ID Artikel: 000076492 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 08/07/2020

Mengapa JESD204C Intel® FPGA IP dalam mode dasar saja yang dihasilkan dalam Intel® Quartus® Prime Pro Edition versi 19.4 memerlukan regenerasi dalam Intel® Quartus® Prime Edisi Pro versi 20.1 ke atas?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    JESD204C Intel® FPGA IP dalam Intel® Quartus® Prime Pro versi 19.4 membagikan synchronizer dari Transceiver (PHY).

    JESD204C Intel® FPGA IP dalam mode dasar saja tidak berisi Transceiver (PHY), yang menyebabkan kegagalan generasi IP karena kehilangan berkas untuk mode ini.

    Resolusi

    Masalah ini diperbaiki pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 20.1 ke atas.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri F
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.