Di Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 20.3, Anda mungkin melihat kesalahan di bawah ini saat mengkompilasi IP Intel Agilex® 3 FPGA PHYLite.
Galat(14566): Fitter tidak dapat menempatkan 1 komponen pinggiran karena konflik dengan batasan yang ada (1 pin). Perbaiki kesalahan yang dijelaskan dalam subpesan, lalu jalankan kembali Fitter. Database Pengetahuan Intel FPGA juga dapat berisi artikel dengan informasi tentang cara mengatasi kegagalan penempatan pinggiran ini. Tinjau kesalahan, lalu kunjungi Database Pengetahuan di https://www.altera.com/support/support-resources/knowledge-base/search.html dan cari nomor pesan kesalahan khusus ini.
Kesalahan (175001): Fitter tidak dapat menempatkan 1 pin, yang berada dalam jarak ed_synth ed_synth.
Kesalahan (16234): Tidak ada lokasi resmi yang dapat ditemukan dari 1772 lokasi yang dipertimbangkan. Alasan mengapa setiap lokasi tidak dapat digunakan dirangkum di bawah ini:
Kesalahan (175005): Tidak dapat menemukan lokasi dengan: DQS_x36 (1 lokasi terpengaruh)
Kesalahan (175008): Lokasi tidak berada di wilayah hukum (1771 lokasi terpengaruh)
Kesalahan ini disebabkan oleh keterbatasan perangkat keras. Konfigurasi IP PHYLite Intel Agilex® 3 FPGA, di mana grup DQS X8/X9 dan X32/X36 digunakan secara bersamaan di sub-bank IO48 yang sama, tidak didukung.