ID Artikel: 000076608 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 29/10/2018

Galat (169280): Ada 39 buffer input diferensial sebenarnya dalam desain, tetapi hanya 37 lokasi buffer input diferensial yang tersedia di perangkat

Lingkungan

    Intel® Quartus® Prime Edisi Standard
    LVDS SERDES Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah yang diketahui di Intel® Quartus® Prime Software versi 18.0, Anda mungkin melihat galat ini saat menargetkan perangkat Cyclone® V SE jika menggunakan pin I/O diferensial dan pin HPS.

 

 

 

Resolusi

Galat ini terjadi karena pin HPS salah diasumsikan sebagai pin I/O diferensial.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® V SE SoC FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.