Dalam Intel® Quartus® Prime Pro Edition Software versi 19.2 atau sebelumnya, saat membuat contoh desain dengan Intel® Stratix® 10 E-Tile Hard IP untuk Ethernet - varian dasar 10 Gbps dan 25 Gbps, frekuensi clock referensi bawaan ditetapkan sebagai 322 MHz di GUI Kekayaan Intelektual. Namun, ketika contoh desain dihasilkan, frekuensi clock referensi (i_clk_ref) dipetakan untuk PIN_AN13 Intel® Stratix® 10 TX Signal Integrity Devkit dengan frekuensi 156 MHz. Akibatnya, contoh desain tidak berfungsi dengan benar.
Untuk mengatasi masalah ini di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 19.2 atau sebelumnya, ubah penugasan QSF dari reference clock (i_clk_ref) menjadi PIN_AN15 pada Intel® Stratix® 10 TX Signal Integrity Devkit yang memiliki frekuensi bawaan 322 MHz, atau ubah frekuensi clock referensi ke 156 MHz di IP GUI.
Masalah ini telah diperbaiki di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 19.3.