Mengapa terjadi kesalahan pas untuk Intel® FPGA IP Ethernet Kecepatan Tiga Kali lipat pada perangkat IV GX Cyclone®?

Galat fitting terjadi karena logika urutan transceiver-reset Ethernet Triple Speed di-clock oleh clock referensi dan Cyclone® IV GX FPGA clock referensi khusus untuk transiver tidak dapat dialihkan ke jaringan clock global.

Patch berikut memberikan solusi untuk memastikan bahwa kesalahan pas tidak terjadi pada perangkat IV GX Cyclone karena keterbatasan jaringan clock global.

Unduh perangkat lunak Quartus® II versi 10.1SP1 patch 1.77 berikut:

• Perangkat lunak Quartus II versi 10.1SP1 patch 1.77 untuk Windows
• Perangkat lunak Quartus II versi 10.1SP1 patch 1.77 untuk Linux
• Perangkat lunak Quartus II versi 10.1SP1 ReadMe untuk patch 1.77

Hati:

Anda harus telah menginstal perangkat lunak Quartus II v10.1 SP1 sebelumnya atau menginstal perangkat lunak Quartus II v10.1 SP1 sebelum menginstal patch ini. Jika tidak, patch tidak akan diinstal dengan benar dan perangkat lunak Quartus II tidak akan berjalan dengan benar.

Setelah Menginstal patch, perbarui Intel® FPGA IP Triple Speed Ethernet Anda sebelum mengkompilasi desain.