ID Artikel: 000076677 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/10/2020

Apakah parameter Ready Latency didukung saat menggunakan E-Tile Hard IP untuk Ethernet Intel® FPGA IP Core dalam mode 100G dengan PTP diaktifkan?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Ethernet
  • Low Latency 100G Ethernet Intel® FPGA IP untuk Arria® 10 dan Stratix® V
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena bug dalam perangkat lunak Intel® Quartus® Prime Edisi Pro, E-Tile Hard IP untuk Ethernet Intel® FPGA IP Core dalam mode 100G secara salah memungkinkan parameter Ready Latency untuk dipilih ketika mode PTP diaktifkan.
    Parameter Latensi Siap pakai tidak didukung dalam E-Tile Hard IP untuk Ethernet Intel® FPGA IP Core dalam mode 100G jika PTP diaktifkan?

    Saat menggunakan E-Tile Hard IP untuk Ethernet Intel® FPGA IP Core dalam mode 100G dengan PTP diaktifkan, Ready Latency ditetapkan pada nol.

    Resolusi

    Tidak ada solusi untuk masalah ini.

    Masalah ini telah diperbaiki dimulai dengan rilis v20.2 dari perangkat lunak Intel® Quartus® Prime Edisi Pro dengan menghapus parameter Ready Latency dari IP GUI ketika mode PTP dipilih.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Stratix® 10 DX FPGA
    FPGA dan SoC FPGA Intel® Agilex™ Seri F
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.