ID Artikel: 000076748 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 28/09/2018

Peringatan (15064): PLL output port clk[0] mengumpan pin keluaran "c0~output" melalui perutean non-khusus

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin melihat peringatan ini di Perangkat Lunak Intel® Quartus® Prime ketika Anda telah menetapkan keluaran clock khusus berujung tunggal ke n-pin dari pasangan pin diferensial di Intel MAX® 10 perangkat.

 

 

Resolusi

Untuk keluaran clock khusus berujung tunggal, tetapkan pin ke PLL#_CLKOUTp.

Untuk output clock khusus diferensial, tetapkan pasangan pin ke PLL#_CLKOUTp dan PLL#_CLKOUTn.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® MAX® 10 FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.