ID Artikel: 000076751 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/09/2018

Pada perangkat Intel® Stratix® 10 TX dan MX bagaimana seharusnya pin daya VCCIO_HPS dan VCCPLL_HPS dihubungkan ketika tidak menggunakan HPS?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Jika Anda tidak berniat menggunakan HPS dalam perangkat Intel® Stratix® 10 TX dan MX, Anda harus tetap memberikan daya ke pin VCCIO_HPS dan VCCPLL_HPS . Jangan tinggalkan pin daya VCCIO_HPS dan VCCPLL_HPS mengambang atau menghubungkannya ke GND.

 

Resolusi

N/A

Produk Terkait

Artikel ini berlaku untuk 2 produk

Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.