ID Artikel: 000076762 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/10/2020

Dapatkah Toolkit Debug EMIF Intel Agilex® 7 FPGA melaporkan margin alamat/perintah?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Antarmuka dan Controller Memori
  • Komponen Debug Antarmuka Memori Eksternal Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Dalam Intel® Quartus® Prime Pro Edition Software versi 20.2 dan sebelumnya, Intel Agilex® 7 FPGA EMIF Debug Toolkit tidak melaporkan margin alamat/perintah.

    Resolusi

    Kit Peralatan Debug EMIF Intel Agilex® 7 FPGA melaporkan margin alamat/perintah yang dimulai dengan Intel Quartus® Perangkat Lunak Prime Edisi Pro versi 20.3.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Agilex™ 7 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.