ID Artikel: 000076828 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/05/2021

Mengapa "rg_overflow" menegaskan saat menggunakan Intel® FPGA IP 100G Interlaken pada perangkat Intel® Arria®10?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Intel® FPGA IP 100G Interlaken IP-ILKN/100G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena pengaturan parameter bawaan yang salah di Intel® FPGA IP 100G Interlaken pada perangkat Intel® Arria® 10, rg_overflow tegaskan saat Anda terhubung rx_user_clk ke clock 300 MHz, dengan kecepatan data 12,5 Gbps.

Resolusi

Untuk mengatasi masalah ini menggunakan Intel® Quartus® Prime Software, modifikasi nama /synth/.v sebagai berikut:

Ubah dari:

. FAMILY ("Arria 10"),
. RXFIFO_ADDR_WIDTH (12),
. NUM_LANES (12),

Ubah ke:

. FAMILY ("Arria 10"),
. RXFIFO_ADDR_WIDTH (13),
. NUM_LANES (12),

 

Jika IP diregenerasi, perubahan file yang diubah akan ditimpa dan harus diedit lagi.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Intel® Arria® 10 FPGA dan SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GT FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.