ID Artikel: 000076833 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/07/2020

Mengapa antarmuka Intel® P-Tile Avalon®-ST untuk PCI Express* IP RX saya bertingkah berbeda tergantung pada kondisi reset?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express*
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Intel® P-Tile Avalon®-ST untuk PCI Express* IP menerapkan modul deskew di fabric FPGA untuk merealign menerima paket samping yang berasal dari antarmuka Embedded Multi-die Interconnect Bridge (EMIB). Modul deskew memiliki masalah reset yang dapat menyebabkan misalignment pada antarmuka Avalon-ST RX.

Resolusi

Masalah ini telah diperbaiki pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 20.1.

Produk Terkait

Artikel ini berlaku untuk 2 produk

FPGA dan SoC FPGA Intel® Agilex™ Seri F
Intel® Stratix® 10 DX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.