ID Artikel: 000076926 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 19/03/2015

Bagaimana cara mengaktifkan IP Keras otonom dalam desain V atau Cyclone V Arria saya menggunakan Quartus II versi 13.1 dan sebelumnya?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Untuk mengaktifkan Autonomous Hard IP (HIP) dalam desain V atau Cyclone® V Arria® Anda menggunakan perangkat lunak Quartus® II versi 13.1 dan sebelumnya, ikuti langkah-langkah penanganan masalah/perbaikan di bawah ini:

    Pastikan perangkat Anda memiliki revisi die yang mampu melakukan HIP otonom.  Untuk detailnya, lihat bagian Konfigurasi melalui Protokol pada Lembar Errata perangkat target Anda pada tautan berikut.

    http://www.altera.com/literature/lit-es.jsp

    Resolusi

    Buat berkas quartus.ini yang mencakup pengaturan di bawah ini di ini File. Berkas quartus.ini harus disimpan di direktori quartus project. Jika Anda sudah memiliki berkas quartus.ini, tambahkan pengaturan di bawah ini ke berkas tersebut.

    PGMIO_ENABLE_AUTONOMOUS_HIP_MODE=AKTIF
    PGMIO_DISABLE_AV_CV_AUTONOMOUS=OFF

    Produk Terkait

    Artikel ini berlaku untuk 8 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.