Masalah Kritis
Deskripsi
Skrip waktu pascakompile melaporkan galat berikut:
‘Couldn't find the clock output pins. Stop.’
Masalah ini memengaruhi desain menggunakan kontroler SDRAM DDR, ketika penghitung PLL telah disatukan ulang atau clock untuk Antarmuka SDRAM DDR tidak berada pada clock global. Masalah ini dapat terjadi secara otomatis dalam Fitter jika ada tekanan pada clock global Sumber daya.
Desain gagal.
Resolusi
Buat dua tugas berikut:
ddr_pll_stratixii:g_stratixpll_ddr_pll_inst Preserve
PLL Counter Order On
ddr_pll_stratixii:g_stratixpll_ddr_pll_inst|altpll:altpll_component|_clk3*
Global Signal Global Clock
Ganti nama berkas PLL dengan yang ada di SDRAM DDR Anda desain kontroler.
Masalah ini akan diperbaiki di versi DDR yang akan datang dan Kompiler Kontroler SDRAM DDR2.