ID Artikel: 000076960 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 06/10/2020

Bagaimana jumlah transaksi beroperasi setelah grant beralih ke master berikutnya saat menggunakan kontroler Intel® Stratix®10 MX HBM2 dengan Switch AXI*?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Antarmuka Memori Eksternal Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ketika master tidak siap untuk menerbitkan total transaksi yang diharapkan, dana hibah akan masuk ke master berikutnya, dan jumlah transaksi akan diperbarui ke jumlah transaksi asli.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 MX FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.