ID Artikel: 000077058 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 03/12/2014

Bagaimana cara mengkalibrasi ulang PLL PERANGKAT Stratix V dan V GZ Arria?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Kalibrasi ulang PLL ATX perangkat Stratix® V dan Arria® V GZ bergantung pada versi perangkat lunak Quartus® II dan status terkunci ATX PLL.

    Versi perangkat lunak Quartus II 13.1.1 dan sebelumnya
    Penyeimbangan alamat ATX Tuning Register 0x0 tersedia di perangkat lunak Quartus II versi 13.1.1 dan sebelumnya. Menulis ke offset alamat ATX Tuning Register 0x0 akan memicu kalibrasi ulang manual tetapi rutinitas kalibrasi tidak akan mengganggu ATX PLL jika sudah menunjukkan status terkunci.

    Untuk mengkalibrasi ulang ATX PLL dalam perangkat lunak Quartus II versi 13.1.1 dan sebelumnya Anda dapat menggunakan metode di bawah ini.

    Perangkat lunak Quartus II versi 13.1.1 dan sebelumnya dan ATX PLL sudah terkunci.

    1. Tulis untuk mengatasi 0x0 dari "ATX Tuning Register."

    Perangkat lunak Quartus II versi 13.1.1 dan sebelumnya dan ATX PLL tidak terkunci.

    1. Tulis berkas MIF ATX PLL lengkap ke ATX PLL.
    2. Tulis untuk mengatasi penyeimbangan 0x0 dari "ATX Tuning Register."

    Perangkat lunak Quartus II versi 13.1.2 dan yang lebih baru
    ATX Tuning Register tambahan ditambahkan dalam perangkat lunak Quartus II versi 13.1.2. Untuk mengkalibrasi ulang ATX PLL, Anda dapat menggunakan metode di atas, atau menggunakan metode yang dijelaskan di bawah ini.

    Penyeimbangan alamat ATX Tuning Register 0x1 tersedia di perangkat lunak Quartus II versi 13.1.2 dan yang lebih baru. Menulis ke offset alamat ATX Tuning Register 0x1 akan memicu kalibrasi ulang manual mengenai status terkunci ATX PLL saat ini.

    Persyaratan untuk kalibrasi ATX PLL yang berhasil
    Dalam semua versi perangkat lunak Quartus II, persyaratan berikut harus dipenuhi untuk kalibrasi ATX PLL yang berhasil:

    • Clock referensi ATX PLL harus ada, stabil, dan frekuensi yang benar.
    • Sinyal reconfig_mgmt_clk konfigurasi ulang transiver harus ada, stabil, dan frekuensi yang benar.
    • ATX PLL tidak boleh disimpan dalam pengaturan ulang atau dimatikan.
    • Semua transiver PHY yang clocked dari ATX PLL harus diatur ulang setelah kalibrasi ulang.

    Penyeimbangan alamat AtX Tuning Register 0x1 akan ditambahkan ke versi Altera® Transceiver PHY IP User Guide (PDF) di masa mendatang.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.