ID Artikel: 000077073 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa saya melihat pesan galat dari kit alat antarmuka Memori Eksternal saat terhubung melalui JTAG?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat messagae di bawah ini ketika Anda mencoba untuk membangun koneksi melalui port JTAG dan CSR dalam desain ketika Anda memiliki beberapa berkas .jdi dalam direktori yang sama:

    PARAH: java.lang.Exception: java.lang.RuntimeException:
    com.altera.systemconsole.internal.plugin.jtag.oci.Nios2DebugException:
    Target rusak dan perlu diatur ulang sembari mengeksekusi "processor_stop

    Resolusi

    Hapus salah satu berkas .jdi.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.