Mengapa beberapa pin dalam paket M256 perangkat MAX II yang terletak di bank 1 (bank samping) yang ditetapkan sebagai EDGE_TOP alih-alih EDGE_LEFT dalam perangkat lunak Quartus II?

Beberapa pin dalam paket M256 MAX® Perangkat II yang terletak di bank 1 (bank samping) ditetapkan sebagai EDGE_TOP alih-alih EDGE_LEFT di Quartus® Perangkat lunak II karena these pad "logis" yang terletak di bagian atas chip meskipun "secara fisik" terletak di sisi kiri perangkat.

Ini berarti pin tersebut didukung oleh VCCIO dari bank 1, tetapi pin tersebut memasuki struktur perutean inti melalui blok antarmuka Vertikal IO (bagian atas inti). Dalam perangkat lunak Quartus II, lokasi pin didefinisikan pada sisi inti yang dihadirkan antarmukanya, bukan di sampingnya ditempatkan secara fisik.

Pin yang terpengaruh dalam paket M256 adalah pin C1, C2, D1, D2, D3, dan E3. Ini berlaku untuk perangkat Max II, MAX IIG, dan MAX IIZ.