ID Artikel: 000077216 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa saya tidak dapat menemukan sinyal clock keluaran PLL pasca-pasca-cocok menggunakan SignalTap® II: filter pasca-pas di pencari node?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Untuk desain rangkaian Stratix (Stratix dan Stratix GX) dalam perangkat lunak Quartus®II versi 6.1 dan 7.0, Node Finder tidak mencantumkan jaring clock keluaran PLL yang cepat saat Anda menggunakan SignalTap® II: filter pasca pemasangan.®  Untuk menggunakan output clock PLL yang cepat sebagai clock akuisisi untuk penganalisis logika SignalTap II, ketikkan nama nama jaring clock pasca-pasca-fit yang ingin Anda gunakan. Anda dapat menemukan nama bersih ini dengan Penampil Peta Teknologi.

Masalah ini telah diperbaiki berawal dari perangkat lunak Quartus II versi 7.1.

 

 

 

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.