ID Artikel: 000077217 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada masalah yang diketahui terkait pin PLL dalam desain Stratix III 3SL340 yang dikompilasi menggunakan perangkat lunak Quartus II versi 7.2 Service Pack 2?

Lingkungan

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Perangkat lunak Quartus® II versi 7.2 Service Pack 2 salah mengonfigurasi empat pin perangkat dalam perangkat Stratix® III 3SL340 dalam opsi paket tertentu (lihat tabel di bawah). Hal ini disebabkan oleh pengaturan register input dan rantai tunda yang salah yang digunakan dalam Perangkat Lunak Quartus II. Nama pin masukan yang terpengaruh adalah PLL_R1_CLKn, PLL_R1_CLKp, PLL_R4_CLKn, dan PLL_R4_CLKp. Altera merekomendasikan untuk menerapkan patch perangkat lunak 72SP2 2.03untuk memperbaiki masalah ini.

    Untuk mendapatkan patch, hubungi dukungan teknis Altera dengan mengirimkan Permintaan Layanan di mysupport.altera.com.

    Paket Perangkat Stratix III 3SL340

    Pin yang Terpengaruh

    F1517

    AU1, AU2, C1, dan C2

    F1760

    AY1, AY2, C1, dan C2

    H1152

    Tidak

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® III FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.