ID Artikel: 000077235 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/06/2012

Tidak Dapat Menghasilkan IP DDR3 RDIMM untuk Stratix IV atau Stratix V dengan RC8RC15 diatur ke Nilai Non-Nol

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Masalah ini memengaruhi produk DDR3.

Jika Anda menentukan nilai non-nol untuk salah satu bidang RC8-RC15 kata kontrol DDR3 RDIMM, pembuatan IP gagal dengan berikut Kesalahan:

Error: integer value too large to represent.

Resolusi

Solusi untuk masalah ini adalah mengubah kode dalam uniphy_gen.tcl file. Ikuti langkah-langkah berikut:

  1. ip/altera/alt_mem_if/alt_mem_if_tcl_packages/gen/� Dalam direktori, buka file di uniphy_gen.tcl editor.
  2. Dalam file, uniphy_gen.tcl cari komentar teks berikut:
# Need to split the 64-bit RDIMM configuration word into 2 32-bit words for the sake of C-code�
  • Di lokasi komentar teks, ganti yang berikut kode yang ada:
  • if {([string compare -nocase "DDR3"] == 0) && } { # Need to split the 64-bit RDIMM configuration word into 2 32-bit words for the sake of C-code set rdimm_config_dec [ expr 0x[get_parameter_value RDIMM_CONFIG] ] set rdimm_config_high [ format "0x%X" [ expr >> 32 ] ] set rdimm_config_low [ format "0x%X" [ expr & 0xFFFFFFFF ] ] append sw_macros " -DRDIMM_CONFIG_WORD_LOW=" append sw_macros " -DRDIMM_CONFIG_WORD_HIGH=" }

    dengan kode baru berikut:

    if {([string compare -nocase "DDR3"] == 0) && } { # Need to split the 64-bit RDIMM configuration word into 2 32-bit words for the sake of C-code set rdimm_config_str [ get_parameter_value RDIMM_CONFIG ] set rdimm_config_low "0x[ string range end-7 end ]" # Handle two halves of 16-byte string independently if {([string length ] > 8)} { set rdimm_config_high "0x[ string range end-15 end-8 ]" } else { set rdimm_config_high "0x0" } append sw_macros " -DRDIMM_CONFIG_WORD_LOW=" append sw_macros " -DRDIMM_CONFIG_WORD_HIGH=" }

    Masalah ini akan diperbaiki di versi mendatang.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Stratix® IV FPGA
Stratix® V FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.