ID Artikel: 000077275 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 27/08/2013

Apakah ada masalah yang diketahui dengan estimasi daya untuk pengakhiran paralel input pada chip di Stratix III Early Power Estimator versi 7.1?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ya, Stratix® III Early Power Estimator (EPE) versi 7.1 salah memodelkan kehebatan saat menggunakan dynamic parallel on chip termination (OCT).  Model daya mengasumsikan OCT paralel selalu menyala, terlepas dari nilai yang dimasukkan dalam kolom persentase pemberdayaan output.  Estimasi daya akan lebih besar dari yang diharapkan karena perhitungan daya akan mencakup OCT paralel bahkan saat output sedang dikendarai.  Pada perangkat Stratix III, OCT paralel dinonaktifkan ketika pin dwiarah melakukan fungsi output.

    Resolusi

    EPE Stratix III versi 7.2 menggunakan nilai persentase output aktif saat menghitung daya yang dikonsumsi oleh OCT paralel untuk pin dwiarah.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® III FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.