Secara bawaan, timer SP tidak kehabisan reset di UBOOT. Kami akan gagal mengakses register S10 SoC SP Timer di ruang pengguna UBOOT atau Linux (EL0:non-istimewa
eksekusi).
Perubahan UBOOT dibuat:
/u-boot/arch/arm/mach-socfpga/spl_s10.c (ditambahkan kode setelah baris 70)
socfpga_per_reset(SOCFPGA_RESET(SPTIMER0), 0);
socfpga_per_reset(SOCFPGA_RESET(SPTIMER1), 0);
/u-boot/arch/arm/mach-socfpga/include/mach/reset_manager_s10.h (ditambahkan kode setelah baris 105)
#define RSTMGR_SPTIMER0 RSTMGR_DEFINE(2, 6)
#define RSTMGR_SPTIMER1 RSTMGR_DEFINE(2, 7)
Kemudian kita dapat membaca/menulis timer SP.
SOCFPGA_STRATIX10 # mw ffd24800 ffffffff; mw ffd21160 01010101; mw ffd21164 01010101; mw ffd21064 01010101; mw ffd21068 01010101
SOCFPGA_STRATIX10 #
Login stratix10swvp: root
Login terakhir: Sat 24 Juni 05:27:20 UTC 2017 pada ttyS0
root@stratix10swvp:~# devmem2 0xffc03000 dengan 0xa5a5a5a5
root@stratix10swvp:~# devmem2 0xffc03000
0xFFC03000 alamat alamat (0xffff8021c000): 0xA5A5A5A5