ID Artikel: 000077318 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/04/2021

Apakah ada kesalahan terkait dukungan laju data PCS Standar Intel® Stratix® 10 L dan H-Tile dalam panduan pengguna

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Dalam dokumen Panduan Pengguna Transceiver PHY Intel® Stratix® 10 L- dan H-Tile (UG-20055 | 2019.10.25) bab 1 Tabel 5 , hal ini mengindikasikan dukungan laju data PCS Standar untuk Tingkat Kecepatan L-tile -2 dan H-tile -1/-2 Speed Grade adalah 10,81344 Gbps. Ini salah untuk dukungan kecepatan data maksimum.

Resolusi

Kecepatan data yang mendukung di atas dapat mencapai hingga 12 Gbps dengan Intel® Stratix® 10 L- dan H-Tile Transceiver Native PHY FPGA pengaturan parameter IP yang tepat. Dokumen diperbarui dalam versi 20.4

Produk Terkait

Artikel ini berlaku untuk 4 produk

Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA
Intel® Stratix® 10 SX SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.