ID Artikel: 000077318 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/04/2021

Apakah ada kesalahan terkait dukungan laju data PCS Standar Intel® Stratix® 10 L dan H-Tile dalam panduan pengguna

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Dalam dokumen Panduan Pengguna Transceiver PHY Intel® Stratix® 10 L- dan H-Tile (UG-20055 | 2019.10.25) bab 1 Tabel 5 , hal ini mengindikasikan dukungan laju data PCS Standar untuk Tingkat Kecepatan L-tile -2 dan H-tile -1/-2 Speed Grade adalah 10,81344 Gbps. Ini salah untuk dukungan kecepatan data maksimum.

    Resolusi

    Kecepatan data yang mendukung di atas dapat mencapai hingga 12 Gbps dengan Intel® Stratix® 10 L- dan H-Tile Transceiver Native PHY FPGA pengaturan parameter IP yang tepat. Dokumen diperbarui dalam versi 20.4

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 SX SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.