ID Artikel: 000077319 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/12/2018

Mengapa Platform Designer macet saat memodifikasi desain dengan Hard Processor System Intel® Stratix® 10 FPGA IP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 18.1, Platform Designer mungkin macet saat mengedit sistem dengan Hard Processor System Intel® Stratix® 10 FPGA IP karena tidak ada cukup ruang tumpukan Java yang dialokasikan secara default.

    Resolusi

    Untuk mengatasi masalah ini, tingkatkan ruang tumpukan java yang dialokasikan seperlunya dengan memulai Platform Designer dari baris perintah dengan opsi "--jvm-max-heap-size=<size>m". Disarankan untuk menggunakan 16384 untuk <ukuran>, tetapi ini mungkin perlu ditingkatkan menjadi 32768 untuk sistem besar.

    Misalnya, "qsys-edit –jvm-max-heap-size=16384m my_project.qsys".

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.