ID Artikel: 000077328 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/10/2019

Mengapa penetapan global atau per pin untuk saluran transiver yang tidak digunakan berfungsi untuk desain Intel® Stratix®10 L- atau H-Tile ketika semua saluran dalam tile transiver tidak digunakan?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Dalam desain Intel® Stratix®10 L- atau H-Tile, untuk menjaga saluran QSF yang tidak digunakan berlaku, setidaknya satu saluran dalam tile transiver perlu disempurnakan dalam desain. Anda dapat membuat saluran dummy dalam Tile, dan menerapkan penetapan global atau per pin.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.