ID Artikel: 000077357 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 22/03/2017

Mengapa sinyal pll_cal_busy Arria 10 ATX PLL menegaskan bahkan tanpa kalibrasi ATX PLL?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • PLL Reconfig Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat sinyal pll_cal_busy dari Intel® Arria® 10 ATX PLL yang menegaskan ketika bus konfigurasi internal dikembalikan ke PreSICE meskipun kalibrasi ATX PLL tidak diminta. Ini adalah masalah yang diketahui dengan Intel® Arria® 10 PreSICE.

     

     

    Resolusi

    Jika kalibrasi ATX PLL tidak diperlukan, tulis nilai 2'b00 untuk mengimbangi alamat 0x100[1:0] sebelum bus konfigurasi internal dikembalikan ke PreSICE.

    Ini telah diperbaiki di Intel® Quartus® Perangkat Lunak Prime Edisi Pro 17.0.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.