ID Artikel: 000077368 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/07/2020

Mengapa fPLL perangkat ubin Intel® Stratix® 10 L dan H dalam mode fraksional kehilangan kunci setelah kalibrasi?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ketika fPLL perangkat ubin Intel® Stratix® 10 L dan H dikonfigurasi dalam mode fraksional dan rentang frekuensi VCO-nya kurang dari 7 GHz, register fPLL mungkin tidak diatur ke nilai yang dikalibrasi setelah kalibrasi power-up fPLL atau kalibrasi ulang pengguna.

    Resolusi

    Untuk mengatasi masalah ini, atur ulang fPLL yang kehilangan kunci setelah kalibrasi dengan menulis urutan berikut untuk register soft control melalui antarmuka rekonfigurasi dinamis fPLL Avalon Memory Mapped.

    1. Atur register 0x4E0[1] ke 1
    2. Atur register 0x4E0[0] ke 1
    3. Atur register 0x4E0[0] ke 0
    4. Atur register 0x4E0[1] ke 0

    Anda harus menandai opsi Aktifkan Rekonfigurasi Dinamis, Aktifkan Endpoint Master Debug PHY Asli, dan Aktifkan opsi Kontrol dan Daftar Status di perangkat Intel Stratix 10 L- dan H-tile fPLL IP untuk menulis ke register kontrol lunak di atas.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.