ID Artikel: 000077396 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/02/2019

Mengapa IP Interlaken (Generasi ke-2) Intel® Stratix® IP 10 FPGA dengan jalur 25 Gbps gagal menutup waktu saat menargetkan perangkat Intel® Stratix® 10 E-tile Engineering Sample (ES)?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Interlaken (Generasi ke-2) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Varian Interlaken (Generasi ke-2) Intel® Stratix® IP 10 FPGA dengan jalur 25 Gbps tidak mendukung perangkat Engineering Sample (ES).

Resolusi

Untuk mendapatkan "Kualitas Hasil" terbaik untuk penutupan waktu, luncurkan Design Space Explorer II di perangkat lunak Intel® Quartus® Prime dan lakukan seed sweep.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.